1) se dau doua numere reprezentate pe 2 bitzi..a=a1a0 si b=b1b0 si un CLC care implementeaza un comparator..Iesirea este pe 3 bitzi astfel:y2=(ab) si are valoarea 1 cand a>b. obs: a!=11. se cere: a) tabela de adevar 1p b) impl cu NAND-uri cu 3 intrari si NOT a iesirii y0. Cost. 1p c)impl cu NOR-uri cu 3 intrari si Not a iesirii y0.Cost. 1p 1p d) impl optimala cu MUX a iesirii y2..folosind ca variabile de selectie s2=a1,s1=a0 si s0=b1. 2) se dadea un numarator..cu RES,PE,DSR,DSL,CK,TC,m1,m0..date de intrare d1,d0..si var de iesire y1,y0.. si tabelul cu Mod etc... se folosesc CBB-D. se cerea: a) determinarea ec. D1,D0,TCu-activ pe frontul negativ al y1y0=11. b) impl..folosind 4 circuite de MUX cu 4 var. de intrare in cascada conectate la circuitele bistabile D1, D0...aveai voie si cu XOR.. Indicatie: se iau variabile de selectie (m1,m0) si(RES, PE). 1. Se dau 2 numere reprezentate pe 2 biti a=a1a0 si b=b1b0 si un circuit combinational ce implementeaza un comparator de forma: _____________ | a y2 a[1:0]--->| | | a=b |--> y1 b[1:0]--->| | |_______a>b_|--> y0 Se cere: a) tabela de adevar pt y2, y1, y0 b) implementare cu NAND-uri cu 3 intrari si NOT pt. y0 si cost c) implementare cu NOR-uri cu 3 intrari si NOT pt. y0 si cost d) implementare cu MUX 74151 a iesirii y2, unde var. de selectie sunt s1=a1, s2=a2, s3=b1 2. Se da un circuit secvential asemanator cu cele din ultimul ___ __ seminar,cu RES PE....count up, DSR, DSL. Se presupune implementarea cu CBB-D. Se cere: __ __ a) ecuatiile D1,D0,TC (TC activ pe frontul negativ al CK in ultima stare) b) implementare cu 4 MUX in cascada, fiecare cu 4 intrari si XOR cu 2 intrari ___ __ (indicatie: se aleg var. de selectie (m1,m0) si (RES,PE))